岗位职责：1.与数字架构师和前端设计工程师紧密配合，阅读/理解designspec并撰写verificationspec;2.搭建验证平台与环境，设计testplan；3.编写脚本，创建testcases,仿真/debug;4.编写regression和coverage脚本并向前端团队呈*果;任职要求：1.熟练掌握Verilog,SystemVerilog,C/C++，UVM;2.熟练掌握脚本语言（Shell/Perl/Tcl);3.熟悉Python和Makefile;4.熟悉ARM/RISC-V架构，AXI/AHB协议，DDR协议等;公司简介成都时域半导体有限公司（ChengduTransepicSemiconductorCo.,Ltd.）是一家专注于高性能模拟前端/混合信号芯片设计研发的科技公司，以下简称“时域”。时域于2021年2月在四川省成都市成立，注册资本金1100万元，实到资本金超4000万元。公司总部位于成都市高新区，欧洲研发办公室位于荷兰代尔夫特，子公司位于上海张江微电子港。时域专注于模拟前端芯片解决方案，致力于研发国产替代难度较大的高性能模拟芯片产品，并持续为工业级客户提供创新的芯片解决方案。职能类别：IC验证工程师关键字：验证平台uvm
成都 （成都高新区智能硬件中试生态园2栋P214） 查看地图
成都时域半导体有限公司
微信公众号
